超聲波氣體流量計研發(fā)探討 七十四
VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可從系統(tǒng)的數(shù)學(xué)模型到門級電路。VHDL語言標(biāo)準(zhǔn)、規(guī)范、易于共享和復(fù)用。VHDL語言支持大規(guī)模復(fù)雜的數(shù)字系統(tǒng)設(shè)計，其核心是層次化設(shè)計方法。VHDL語言對層次化設(shè)計的支持機制為：庫、程序包、可重用的元件及元件例化。庫用來存放可編譯的設(shè)計單元。程序包中說明共用的數(shù)據(jù)類型、常量、元件和子程序。元件是對VHDL模塊的說明，它能在其它模塊中被調(diào)用。元件例化語句是高層設(shè)計調(diào)用低層元件的主要手段。
4．2．4元件例化設(shè)計在本系統(tǒng)中的實現(xiàn)
元件例化就是引入一種連接關(guān)系，將預(yù)計設(shè)計好的設(shè)計實體定義為一個元件，然后利用特定的語句將此元件與當(dāng)前設(shè)計實體中的指定端口連接，從而為當(dāng)前設(shè)計實體引進(jìn)一個新的低一級的設(shè)計層次。在這里，當(dāng)前設(shè)計實體相當(dāng)于一個較大的電路系統(tǒng)，所定義的例化元件相當(dāng)予～個要插在這個電路系統(tǒng)板上的芯片，而當(dāng)前設(shè)計實體中指定的端口則相當(dāng)于這塊電路板上準(zhǔn)備接受芯片的插座。元件例化是使VHDL設(shè)計實體構(gòu)成自上而下層次化設(shè)計的一種重要途徑。
超聲波流量計
官方動態(tài)